555 timer ic'yi anlama

555 Timer IC, öğrenciler ve hobiler arasında yaygın olarak kullanılan IC'lerden biridir. Çoğunlukla ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR ve BISTABLE MULTIVIBRATOR gibi vibratörler olarak kullanılan bu IC'nin birçok uygulaması vardır. Burada 5555 IC'ye dayalı bazı devreler bulabilirsiniz. Bu eğitim, 555 Zamanlayıcı IC'nin farklı yönlerini kapsar ve çalışmasını ayrıntılı olarak açıklar. Öyleyse önce kararsız, tek kararlı ve iki dengeli vibratörlerin ne olduğunu anlayalım.

ASTABLE MULTIVIBRATOR

Bu, çıktıda sabit bir seviye olmayacağı anlamına gelir. Böylece çıktı yüksek ve düşük arasında sallanacaktır. Kararsız çıkışın bu karakteri, birçok uygulama için saat veya kare dalga çıkışı olarak kullanılır.

MONOSTATİF MULTİVIBRATÖR

Bu, bir kararlı durum ve bir kararsız durum olacağı anlamına gelir. Kararlı durum, kullanıcı tarafından yüksek veya düşük seçilebilir. Kararlı çıkış yüksek seçilirse, zamanlayıcı her zaman çıkışı yüksek tutmaya çalışır. Bu nedenle, bir kesme verildiğinde, zamanlayıcı kısa bir süre için azalır ve düşük durum kararsız olduğu için bu süreden sonra yükseğe gider. Kararlı durum düşük seçilirse, kesinti ile çıkış düşük seviyeye gelmeden önce kısa bir süre için yüksek olur.

BİSTATLI ÇARPICI

Bu, her iki çıkış durumunun da kararlı olduğu anlamına gelir. Her kesinti ile çıktı değişir ve orada kalır. Örneğin, artık kesinti ile çıktı yüksek kabul edilir, düşük olur ve düşük kalır. Bir sonraki kesintide yükselir.

555 Zamanlayıcı IC'nin Önemli Özellikleri

NE555 IC, 8 pinli bir cihazdır. Zamanlayıcının önemli elektriksel özellikleri, 15V üzerinde çalıştırılmaması, yani kaynak voltajının 15v'den yüksek olamayacağı anlamına gelir. İkincisi, çipten 100mA'dan fazla çekemeyiz. Bunlara uymazsanız, IC yanar ve hasar görür.

Çalışma Açıklaması

Zamanlayıcı temelde iki ana yapı taşından oluşur ve bunlar:

1. Karşılaştırıcılar (iki) veya iki op-amp

2. Bir SR flip-flopu (reset flip-flop'u ayarlayın)

Yukarıdaki şekilde gösterildiği gibi zamanlayıcıda sadece iki önemli bileşen vardır, bunlar karşılaştırıcı ve flip-flop'tur. Anlamaya Sağlar karşılaştırıcılar ve flip flop ne.

Karşılaştırıcılar: karşılaştırıcı, giriş terminallerindeki (ters çeviren (- VE) ve ters çevirmeyen (+ VE) terminaller) voltajları karşılaştıran basit bir cihazdır. Böylece, giriş portundaki pozitif terminal ve negatif terminal arasındaki farka bağlı olarak, karşılaştırıcının çıkışı belirlenir.

Örneğin, pozitif giriş terminal voltajının + 5V ve negatif giriş terminal voltajının + 3V olduğunu düşünün. Fark, 5-3 = + 2v'dir. Fark pozitif olduğundan, karşılaştırıcının çıkışında pozitif tepe voltajı elde ederiz.

Başka bir örnek olarak, pozitif terminal voltajı + 3V ve negatif giriş terminal voltajı + 5V ise. Fark giriş voltajı negatif olduğu için fark + 3- + 5 = -2V'dir. Karşılaştırıcının çıkışı negatif tepe voltajı olacaktır.

Bir örnek için yukarıdaki şekilde gösterildiği gibi pozitif giriş terminalini INPUT ve negatif giriş terminalini REFERENCE olarak düşünün. Dolayısıyla GİRİŞ ve BAŞVURU arasındaki voltaj farkı pozitiftir, karşılaştırıcıdan pozitif bir çıktı alırız. Fark negatifse, karşılaştırıcı çıkışında negatif veya topraklama yapacağız.

Flip-Flop: Flip-flop bir hafıza hücresidir, bir bitlik veriyi saklayabilir. Şekilde SR flip-flopunun doğruluk tablosunu görebiliriz.

İki giriş için iki durumlu bir flip-flop için dört durum vardır; ancak bu durum için flip-flopun sadece iki durumunu anlamamız gerekir.

S	R	Q	Q '(Q çubuğu)
0	1	0	1
1	0	1	0

Şimdi tabloda gösterildiği gibi, girişleri ayarlamak ve sıfırlamak için ilgili çıkışları alıyoruz. Ayarlanan pimde bir darbe varsa ve sıfırlamada düşük bir seviye varsa, flip-flop bir değeri saklar ve Q terminaline yüksek mantık koyar. Bu durum, set pini düşük mantığa sahipken sıfırlama pimi bir darbe alana kadar devam eder. Bu, flip-flop'u sıfırlar, böylece Q çıkışı düşer ve bu durum, flip-flop yeniden ayarlanana kadar devam eder.

Bu şekilde, flip-flop bir bitlik veriyi depolar. Burada başka bir şey, Q ve Q barlarının her zaman zıt olmasıdır.

Bir zamanlayıcıda karşılaştırıcı ve flip-flop bir araya getirilir.

Blok diyagramda gösterildiği gibi zamanlayıcı içindeki direnç ağı tarafından oluşturulan voltaj bölücü nedeniyle zamanlayıcıya 9V verildiğini düşünün; Karşılaştırma pimlerinde voltaj olacaktır. Dolayısıyla, voltaj bölücü ağ nedeniyle, karşılaştırıcının negatif terminalinde + 6V olacaktır. Ve ikinci karşılaştırıcının pozitif terminalinde + 3V.

Başka bir şey, karşılaştırıcıdır, bir çıkış, flip-flop'un sıfırlama pinine bağlanır, böylece karşılaştırıcı bir çıkış düşükten yükseğe gider ve ardından flip-flop sıfırlanır. Ve diğer yandan, ikinci karşılaştırıcı çıkışı, flip-flopun set pinine bağlanır, bu nedenle eğer ikinci karşılaştırıcı çıkışı düşükten yükseğe çıkarsa, flip-flop setleri ve ONE depolar.

Şimdi dikkatlice gözlemlersek, tetik piminde + 3V'den daha düşük bir voltaj için (ikinci karşılaştırıcının negatif girişi), karşılaştırıcının çıkışı daha önce tartışıldığı gibi yüksekten düşüktür. Bu darbe, flip-flop'u ayarlar ve bir değeri saklar.

Şimdi, eşik piminde + 6V'den daha yüksek bir voltaj uygularsak (karşılaştırıcının pozitif girişi), karşılaştırıcının çıkışı düşükten yükseğe gider. Bu darbe, flip-flop'u ve flip-flip mağazasını sıfırlar.

Flip-flopun sıfırlanması sırasında başka bir şey olur, sıfırlandığında deşarj pimi Q1 açıldığında toprağa bağlanır. Q1 transistörü, Qbar sıfırlamada yüksek olduğundan ve Q1 tabanına bağlı olduğundan açılır.

Kararsız konfigürasyonda, buraya bağlanan kapasitör bu süre boyunca boşalır ve bu nedenle bu süre boyunca zamanlayıcının çıkışı düşük olacaktır. birini kaydedin ve çıktı yüksek olacaktır.

Şekilde gösterildiği gibi kararsız bir konfigürasyonda, Çıkış sinyali frekansı RA, RB dirençleri ve kapasitör C'ye bağlıdır. Denklem şu şekilde verilir:

Frekans (F) = 1 / (Zaman periyodu) = 1.44 / ((RA + RB * 2) * C).

Burada RA, RB direnç değerleridir ve C kapasitans değeridir. Direnç ve kapasitans değerlerini yukarıdaki denkleme koyarak çıktı kare dalga frekansını elde ederiz.

Yüksek Seviye mantık süresi, TH = 0.693 * (RA + RB) * C olarak verilir

Düşük Seviye mantık süresi, TL = 0.693 * RB * C olarak verilir.

Çıktı kare dalganın görev oranı, Görev Döngüsü = (RA + RB) / (RA + 2 * RB) olarak verilmiştir.

555 Zamanlayıcı Pin Şeması ve Açıklamaları

Şimdi şekilde gösterildiği gibi, 555 Zamanlayıcı IC için sekiz pin vardır, yani, 1. Zemin.

2. Tetikleyici.

3. Çıkış.

4. sıfırlayın.

5. Kontrol

6. Eşik.

7. Deşarj

8. Güç veya Vcc

Pim 1. Toprak: Bu pimin şimdiye kadar özel bir işlevi yoktur. Her zamanki gibi toprağa bağlı. Zamanlayıcının çalışması için bu pinin toprağa bağlanması gerekir ve bağlanmalıdır.

Pin 8. Power veya VCC: Bu pinin ayrıca özel bir işlevi yoktur. Pozitif gerilime bağlanır. Zamanlayıcının çalışması için, bu pinin + 3.6v ila + 15v aralığındaki pozitif voltaja bağlanması gerekir.

Pin 4. Sıfırla: Daha önce tartışıldığı gibi, zamanlayıcı çipinde bir flip-flop vardır. Flip-flop çıkışı doğrudan pin3'teki çip çıkışını kontrol eder.

Sıfırlama pimi doğrudan flip-flopun MR'sine (Master Reset) bağlanır. Gözlem üzerine, flip-flop'un MR'sinde küçük bir daire gözlemleyebiliriz. Bu kabarcık, MR (Ana Sıfırlama) pininin DÜŞÜK tetikte aktif olduğunu gösterir. Bu, flip-flopun MR pin voltajını sıfırlamak için HIGH'dan LOW'a gitmesi gerektiği anlamına gelir. Bu düşürme mantığı ile flip-flop neredeyse DÜŞÜK seviyeye çekilir. Böylece çıkış, herhangi bir pimden bağımsız olarak DÜŞÜK olur.

Bu pin, flip-flopun donanımdan sıfırlamayı durdurması için VCC'ye bağlanır.

Pin 3. OUTPUT: Bu pin de özel bir işleve sahip değildir. Bu pin, transistörler tarafından oluşturulan PUSH-PULL konfigürasyonundan çekilmiştir.

İtme çekme konfigürasyonu şekilde gösterilmiştir. İki transistörün tabanı, flip-flop çıkışına bağlanır. Dolayısıyla, flip-flop'un çıkışında mantık yüksek göründüğünde, NPN transistörü açılır ve çıkışta + V1 belirir. Flip-flop çıkışında mantık göründüğünde DÜŞÜK, PNP transistörü açılır ve çıkış toprağa çekilir veya çıkışta –V1 görünür.

Böylece itme-çekme konfigürasyonu, flip-flop'tan kontrol mantığı ile çıktıda kare dalga elde etmek için nasıl kullanılır. Bu konfigürasyonun temel amacı, yükü geri döndürmektir. Açıkçası, flip-flop çıkışta 100mA sağlayamaz.

Şimdiye kadar hiçbir koşulda çıktının durumunu değiştirmeyen pinleri tartıştık. Kalan dört pin özeldir çünkü zamanlayıcı çipinin çıkış durumunu belirlerler, şimdi her birini tartışacağız.

Pin 5. Kontrol Pimi: Kontrol pimi, karşılaştırıcı birin negatif giriş pininden bağlanır.

Bir durumda VCC ile ZEMİN arasındaki voltajın 9v olduğunu düşünün. Çipteki voltaj bölücü nedeniyle 8. sayfadaki şekil 3'te görüldüğü gibi, kontrol pinindeki voltaj VCC * 2/3 olacaktır (VCC = 9 için, pin voltajı = 9 * 2/3 = 6V).

Bu pinin işlevi, kullanıcıya ilk karşılaştırıcı üzerinde doğrudan kontrol sağlar. Yukarıdaki şekilde gösterildiği gibi, karşılaştırıcının çıkışı, flip-flopun sıfırlanmasına beslenir. Bu pime farklı bir voltaj koyabiliriz, örneğin + 8v'ye bağlarsak. Şimdi olan şey şudur, flip-flop'u sıfırlamak ve çıkışı aşağı sürüklemek için THRESHOLD pin voltajı + 8V'a ulaşmalıdır.

Normal durum için, kapasitör 2 / 3VCC'ye kadar (9V besleme için + 6V) şarj olduğunda V-çıkışı düşük olacaktır. Şimdi kontrol pinine farklı bir voltaj koyduğumuzdan beri (karşılaştırıcı bir negatif veya sıfırlayıcı karşılaştırıcı).

Kondansatör, voltajı kontrol pimi voltajına ulaşana kadar şarj edilmelidir. Bu kuvvet kondansatörünün şarj olması nedeniyle, sinyalin açılma ve kapanma süresi değişir. Dolayısıyla çıktı, parçalanmış rasyonda farklı bir dönüş yaşar.

Normalde bu pin bir kapasitör ile aşağı çekilir. Çalışmaya istenmeyen gürültü müdahalesini önlemek için.

Pin 2. TETİKLEYİCİ: Tetik pimi, karşılaştırıcı ikinin negatif girişinden sürüklenir. Karşılaştırıcının iki çıkışı, flip-flopun SET pinine bağlanır. Karşılaştırıcı iki çıkış yüksek olduğunda, zamanlayıcı çıkışında yüksek voltaj elde ederiz. Yani tetik pimi zamanlayıcı çıkışını kontrol ediyor diyebiliriz.

Şimdi burada gözlemlenecek şey, tetik pimindeki düşük voltaj, çıkış voltajını yüksek zorlar, çünkü ikinci karşılaştırıcının girişini ters çeviriyor. Tetik pimindeki voltaj VCC * 1 / 3'ün altına düşmelidir (varsayıldığı gibi VCC 9v ile, VCC * (1/3) = 9 * (1/3) = 3V). Bu nedenle, zamanlayıcı çıkışının yüksek çıkması için tetik pimindeki voltaj 3V'un (9v besleme için) altına düşmelidir.

Bu pin toprağa bağlanırsa, çıkış her zaman yüksek olacaktır.

Pin 6. THRESHOLD: Eşik pin voltajı, zamanlayıcıdaki flip-flopun ne zaman sıfırlanacağını belirler. Eşik pimi, karşılaştırıcının1 pozitif girişinden çekilir.

Burada THRESOLD pini ile KONTROL pimi arasındaki voltaj farkı, karşılaştırıcı 2 çıkışını ve dolayısıyla sıfırlama mantığını belirler. Voltaj farkı pozitifse, flip-flop sıfırlanır ve çıkış düşer. Negatif fark varsa, SET pinindeki mantık çıkışı belirler.

Kontrol pimi açıksa. Ardından, VCC * (2/3) 'e eşit veya daha büyük bir voltaj (yani 9V besleme için 6V), flip-flop'u sıfırlayacaktır. Böylece çıktı düşer.

Böylece, EŞİK pin voltajının, kontrol pimi açıkken çıkışın ne zaman düşmesi gerektiğini belirlediği sonucuna varabiliriz.

Pin 7. BOŞALTMA: Bu pim transistörün açık kollektöründen çekilir. Transistörün (deşarj piminin alındığı Q1) tabanı Qbar'a bağlandı. Çıkış azaldığında veya flip-flop sıfırlandığında, deşarj pimi yere çekilir. Q düşük olduğunda Qbar yüksek olacağından, transistörün tabanı güç aldıkça Q1 transistörü AÇILIR.

Bu pim genellikle ASTABLE konfigürasyonda kapasitör boşaltır, bu nedenle DISCHARGE adı.