- D Flip-flop:
- Gerekli Bileşenler:
- D Flip-Flop Devre Şeması ve Açıklaması:
- D Flip-Flop'un Pratik Gösterimi:
Elektronikte dijital terimi, iki durum biçiminde veri üretimini, işlemeyi veya depolamayı temsil eder. İki durum, sonuçta ikili olan YÜKSEK veya DÜŞÜK, pozitif veya pozitif olmayan, set veya sıfırlama olarak temsil edilebilir. En yüksek 1 ve en düşük 0'dır ve bu nedenle dijital teknoloji 0 ve 1 serileri olarak ifade edilir. Bir örnek, her terimin ayrı bir durumu temsil ettiği 011010'dur. Bu nedenle, donanımdaki bu mandallama işlemi, topluca Sıralı mantık devreleri olarak adlandırılan mandal veya Flip-flop, Çoklayıcı, Demultiplexer, Kodlayıcılar, Kod Çözücüler ve benzeri belirli bileşenler kullanılarak yapılır.
Bu yüzden, mandal olarak da adlandırılan parmak arası terlikler hakkında konuşacağız. Mandallar ayrıca iki kararlı durum olarak Bistable Multivibrator olarak da anlaşılabilir. Genel olarak, bu mandal devreleri aktif-yüksek veya aktif-düşük olabilir ve sırasıyla YÜKSEK veya DÜŞÜK sinyallerle tetiklenebilir.
Yaygın parmak arası terlik türleri şunlardır:
- RS Flip-flop (RESET-SET)
- D Flip-flop (Veri)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (Değiştir)
Yukarıdaki tiplerden yalnızca JK ve D parmak arası terlikler entegre IC formunda mevcuttur ve çoğu uygulamada da yaygın olarak kullanılmaktadır. İşte bu yazıda D tipi Flip Flop hakkında tartışacağız.
D Flip-flop:
D Flip-floplar, bellek depolama öğelerinin ve veri işlemcilerinin bir parçası olarak da kullanılır. D flip-flop, NAND geçidi veya NOR geçidi kullanılarak oluşturulabilir. Çok yönlülüğü nedeniyle IC paketleri olarak mevcutturlar. D flip-flop'un ana uygulamaları, belirli aralıklarla verileri örnekleyen bir tampon olarak, zamanlama devresinde gecikme sağlamaktır. D flip-flop, JK flip-flop ile karşılaştırıldığında kablo bağlantısı açısından daha basittir. Burada D flip flop'unu göstermek için NAND geçitlerini kullanıyoruz.
Saat sinyali DÜŞÜK olduğunda, giriş asla çıkış durumunu etkilemeyecektir. Girişlerin aktif hale gelmesi için saatin yüksek olması gerekir. Bu nedenle, D flip-flop, saat sinyalinin kontrol sinyali olduğu kontrollü bir Bi-stabil mandaldır. Yine, bu pozitif kenar tetiklemeli D flip flop ve negatif kenar tetiklemeli D flip-flop olarak bölünür. Bu nedenle çıktı, aşağıda tartışılan girdilere dayalı iki kararlı duruma sahiptir.
D Flip-Flop'un gerçek tablosu:
|
Saat |
GİRİŞ |
ÇIKTI |
|
|
D |
Q |
Q ' |
|
|
DÜŞÜK |
x |
0 |
1 |
|
YÜKSEK |
0 |
0 |
1 |
|
YÜKSEK |
1 |
1 |
0 |
D (Veri), D flip-flopunun giriş durumudur. Q ve Q ', flip-flopun çıkış durumlarını temsil eder. Tabloya göre, girdilere göre çıkış durumunu değiştirir. Ancak, dikkate alınması gereken önemli şey, tüm bunların yalnızca saat sinyalinin varlığında gerçekleşebileceğidir. Bu, yalnızca ücretsiz girişler için tam olarak SR flip-flopu gibi çalışır.
D Flip-Flop'un Mantık Kapılarını Kullanarak Temsili:
|
GİRİŞ |
ÇIKTI |
|
|
Giriş 1 |
Giriş 2 |
Çıkış 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Böylece, NAND geçidi doğruluk tablosunu karşılaştırarak ve D flip-flop doğruluk tablosunda verilen girdileri uygulayarak çıktı analiz edilebilir. Yukarıdaki montajın önceki durumu (Q ') 0 olarak kabul eden üç aşamalı bir yapı olarak incelenmesi
zaman D = 1 ve SAAT = YÜKSEK
Çıkış: Q = 1, Q '= 0. Çalışma doğru.
ÖN AYAR ve TEMİZLE:
D flip flop'un PRESET ve CLEAR olmak üzere başka iki girişi vardır. CLEAR pinine YÜKSEK bir sinyal, Q çıkışının 0 olan sıfırlanmasını sağlayacaktır. Benzer şekilde, PRESET pinine bir HIGH sinyali, Q çıkışının 1 olduğunu ayarlayacaktır. Dolayısıyla ismin kendisi pinlerin açıklamasını açıklamaktadır.
|
Saat |
GİRİŞ |
ÇIKTI |
|||
|
ÖN AYAR |
AÇIK |
D |
Q |
Q ' |
|
|
X |
YÜKSEK |
DÜŞÜK |
X |
1 |
0 |
|
X |
DÜŞÜK |
YÜKSEK |
X |
0 |
1 |
|
X |
YÜKSEK |
YÜKSEK |
X |
1 |
1 |
|
YÜKSEK |
DÜŞÜK |
DÜŞÜK |
0 |
0 |
1 |
|
YÜKSEK |
DÜŞÜK |
DÜŞÜK |
1 |
1 |
0 |
IC Paketi:
IC Burada kullanılan HEF4013BP (Çift D-tipi flip-flop) 'dir. İçinde 2 ayrı D flip-flop bulunan 14 pinli bir pakettir. Aşağıda, pim şeması ve pimlerin ilgili açıklaması bulunmaktadır.
|
TOPLU İĞNE |
PIN Açıklaması |
|
Q |
Gerçek Çıktı |
|
Q ' |
İltifat Çıktısı |
|
CP |
Saat Girişi |
|
CD |
CLEAR-Doğrudan giriş |
|
D |
Veri girişi |
|
SD |
PRESET-Doğrudan giriş |
|
V SS |
Zemin |
|
V DD |
Besleme gerilimi |
Gerekli Bileşenler:
- IC HEF4013BP (Çift D parmak arası terlik) - 1No.
- LM7805 - 1No.
- Dokunsal Anahtar - 4No.
- 9V pil - 1No.
- LED (Yeşil - 1; Kırmızı - 1)
- Dirençler (1kὨ - 4; 220kὨ -2)
- Breadboard
- Bağlantı telleri
D Flip-Flop Devre Şeması ve Açıklaması:
Burada , içinde İki D tipi Flip flop bulunan D Flip Flop Circuit'i göstermek için IC HEF4013BP'yi kullandık. IC HEF4013BP güç kaynağı V DD, 0 ile 18V arasında değişir ve veriler veri sayfasında mevcuttur. Anlık görüntünün altında bunu gösteriyor. Çıkışta LED kullandığımız için kaynak 5V ile sınırlandırıldı.
LED voltajını sınırlandırmak için bir LM7805 regülatörü kullandık.
D Flip-Flop'un Pratik Gösterimi:
D (Veri), PR (Ön Ayar), CL (Temizle) düğmeleri D flip-flopunun girişleridir. İki LED Q ve Q ', flip-flopun çıkış durumlarını temsil eder. 9V pil, LM7805 voltaj regülatörüne giriş görevi görür. Bu nedenle, düzenlenmiş 5V çıkışı, IC'ye Vcc ve pin beslemesi olarak kullanılır. Böylece, D'deki farklı girişler için ilgili çıkış LED Q ve Q 'aracılığıyla görülebilir.
Aşağıda gösterildiği gibi, pimler CLK, CL, D ve PR normal olarak, ilk durumda aşağı doğru çekilir. Bu nedenle, varsayılan giriş durumu tüm pinlerde DÜŞÜK olacaktır. Dolayısıyla, doğruluk tablosuna göre başlangıç durumu yukarıda gösterildiği gibidir. Q = 1, Q '= 0.
Aşağıda , breadboard üzerinde yapılan D flip flop devresini kullanarak D tipi Flip-Flop'un çeşitli durumlarını tanımladık.
Durum 1:
Saat - DÜŞÜK; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Durum 1 girişleri için KIRMIZI led yanar ve Q 'YÜKSEK ve YEŞİL led Q'nun DÜŞÜK olduğunu gösterir. Yukarıda CLEAR, HIGH olarak ayarlandığında tartışıldığı gibi , Q, 0'a sıfırlanır ve yukarıda görülebilir.
Durum 2:
Saat - DÜŞÜK; D - 0; PR - 1; CL - 0; S - 1; Q '- 0
Durum 2 girişleri için YEŞİL led yanar ve Q'nun YÜKSEK olduğunu ve KIRMIZI led Q'nun DÜŞÜK olduğunu gösterir. Yukarıda anlatıldığı gibi ÖN AYAR YÜKSEK olarak ayarlandığında, Q 1'e ayarlanır ve yukarıda görülebilir.
Durum 3: Saat - DÜŞÜK; D - 0; PR - 1; CL - 1; S - 1; Q '- 1
Durum 3 girişleri için KIRMIZI ve YEŞİL led yanar ve başlangıçta Q ve Q 'nun YÜKSEK olduğunu gösterir. Düğmeler serbest bırakıldığında PR ve CL aşağı çekildiğinde, durum silinir.
Durum 4: Saat - YÜKSEK; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Durum 4 girişleri için KIRMIZI led yanar ve Q 'YÜKSEK ve YEŞİL led Q'nun DÜŞÜK olduğunu gösterir. Bu durum kararlıdır ve bir sonraki saate ve girişe kadar orada kalır. SAAT, DÜŞÜK - YÜKSEK kenar tetiklendiğinden, SAAT düğmesine basmadan önce D giriş düğmesine basılmalıdır.
Durum 5: Saat - YÜKSEK; D - 1; PR - 0; CL - 0; S - 1; Q '- 0
Durum 5 girişleri için YEŞİL led yanar ve Q'nun YÜKSEK olduğunu ve KIRMIZI led Q'nun DÜŞÜK olduğunu gösterir. Bu durum da kararlıdır ve bir sonraki saate ve girişe kadar orada kalır. SAAT, DÜŞÜK - YÜKSEK kenar tetiklendiğinden, SAAT düğmesine basmadan önce D giriş düğmesine basılmalıdır.
