- JK Flip-flop:
- Gerekli Bileşenler:
- JK Flip-flop Devre şeması ve Açıklaması:
- JK Flip-Flop'un Pratik Gösterimi ve Çalışması:
Elektronikte dijital terimi, iki durum biçiminde veri üretimini, işlemeyi veya depolamayı temsil eder. İki durum, sonuçta ikili olan YÜKSEK veya DÜŞÜK, pozitif veya pozitif olmayan, set veya sıfırlama olarak temsil edilebilir. En yüksek 1 ve en düşük 0'dır ve bu nedenle dijital teknoloji 0 ve 1 serileri olarak ifade edilir. Bir örnek, her terimin ayrı bir durumu temsil ettiği 011010'dur. Bu nedenle, donanımdaki bu mandallama işlemi, topluca Sıralı mantık devreleri olarak adlandırılan mandal veya Flip-flop, Çoklayıcı, Demultiplexer, Kodlayıcılar, Kod Çözücüler ve benzeri belirli bileşenler kullanılarak yapılır.
Bu yüzden, mandal olarak da adlandırılan parmak arası terlikler hakkında konuşacağız. Mandallar ayrıca iki kararlı durum olarak Bistable Multivibrator olarak da anlaşılabilir. Genel olarak, bu mandal devreleri aktif-yüksek veya aktif-düşük olabilir ve sırasıyla YÜKSEK veya DÜŞÜK sinyallerle tetiklenebilir.
Yaygın parmak arası terlik türleri şunlardır:
- RS Flip-flop (RESET-SET)
- D Flip-flop (Veri)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (Değiştir)
Yukarıdaki tiplerden yalnızca JK ve D parmak arası terlikler entegre IC formunda mevcuttur ve çoğu uygulamada da yaygın olarak kullanılmaktadır. İşte bu yazıda JK Flip Flop hakkında tartışacağız.
JK Flip-flop:
JK flip-flop adı, texas enstrümanlarından mucit Jack Kilby'den gelmektedir. Çok yönlülüğü nedeniyle IC paketleri olarak mevcutturlar. JK flip-flop'un ana uygulamaları Shift yazmaçları, depolama yazmaçları, sayaçlar ve kontrol devreleridir. D tipi flip-flopun basit kablolamasına rağmen, JK flip-flop'un değişken bir yapısı vardır. Bu ek bir avantaj oldu. Bu nedenle çoğunlukla sayaçlarda ve PWM oluşturmada vb. Kullanılırlar. Burada JK flip flopunu göstermek için NAND geçitlerini kullanıyoruz.
Saat sinyali DÜŞÜK olduğunda, giriş asla çıkış durumunu etkilemeyecektir. Girişlerin aktif hale gelmesi için saatin yüksek olması gerekir. Bu nedenle, JK flip-flop, saat sinyalinin kontrol sinyali olduğu kontrollü bir Bi-stabil mandaldır. Bu nedenle çıktı, aşağıda tartışılan girdilere dayalı iki kararlı duruma sahiptir.
JK Flip Flop'un gerçek tablosu:
|
Saat |
GİRİŞ |
ÇIKTI |
|||
|
SIFIRLA |
J |
K |
Q |
Q ' |
|
|
X |
DÜŞÜK |
X |
X |
0 |
1 |
|
YÜKSEK |
YÜKSEK |
0 |
0 |
Değişiklik yok |
|
|
YÜKSEK |
YÜKSEK |
0 |
1 |
0 |
1 |
|
YÜKSEK |
YÜKSEK |
1 |
0 |
1 |
0 |
|
YÜKSEK |
YÜKSEK |
1 |
1 |
Değiştir |
|
|
DÜŞÜK |
YÜKSEK |
X |
X |
Değişiklik yok |
|
|
YÜKSEK |
YÜKSEK |
X |
X |
Değişiklik yok |
|
|
YÜKSEK |
YÜKSEK |
X |
X |
Değişiklik yok |
J (Jack) ve K (Kilby), JK flip-flopu için giriş durumlarıdır. Q ve Q ', flip-flopun çıkış durumlarını temsil eder. Tabloya göre, girişlere bağlı olarak çıkış durumunu değiştirir. Ancak, dikkate alınması gereken önemli şey, tüm bunların yalnızca saat sinyalinin varlığında gerçekleşebileceğidir. Bu, tamamlayıcı girişler için SR flip-flopu gibi çalışır ve avantajı, bunun geçiş işlevine sahip olmasıdır.
JK Flip-Flop'un Mantık Kapılarını Kullanarak Temsili:
Böylece, üç giriş ve iki giriş NAND geçidi doğruluk tablosunu karşılaştırarak ve JK flip-flop doğruluk tablosunda verilen girdileri uygulayarak çıktı analiz edilebilir. Yukarıdaki montajın önceki durumu (Q ') 0 olarak kabul eden iki aşamalı bir yapı olarak incelenmesi
Tüm J-1, K = 0 ve SAAT = YÜKSEK
Çıkış: Q = 1, Q '= 0. Çalışma doğru.
SIFIRLA:
RESET pini HIGH aktif olmalıdır. RESET pininde LOW olduğunda tüm pinler pasif hale gelecektir. Bu nedenle, bu pim her zaman yukarı çekilir ve yalnızca ihtiyaç duyulduğunda aşağı çekilebilir.
IC Paketi:
|
Q |
Gerçek Çıktı |
|
Q ' |
İltifat Çıktısı |
|
SAAT |
Saat Girişi |
|
J |
Veri girişi 1 |
|
K |
Veri girişi 2 |
|
SIFIRLA |
Doğrudan RESET (Düşük etkinleştirilmiş) |
|
GND |
Zemin |
|
V CC |
Besleme gerilimi |
Kullanılan IC, MC74HC73A'dır (RESET ile Çift JK tipi flip-flop). İçinde 2 ayrı JK flip-flop bulunan 14 pinli bir pakettir. Yukarıda, pim diyagramı ve pimlerin karşılık gelen açıklaması bulunmaktadır.
Gerekli Bileşenler:
- IC MC74HC73A (Çift JK parmak arası terlik) - 1No.
- LM7805 - 1No.
- Dokunsal Anahtar - 4No.
- 9V pil - 1No.
- LED (Yeşil - 1; Kırmızı - 1)
- Dirençler (1kὨ - 4; 220kὨ -2)
- Breadboard
- Bağlantı telleri
JK Flip-flop Devre şeması ve Açıklaması:
IC güç kaynağı V DD, 0 ile + 7V arasında değişir ve veriler veri sayfasında mevcuttur. Anlık görüntünün altında bunu gösteriyor. Ayrıca çıkışta LED kullandık, besleme voltajını ve DC çıkış voltajını kontrol etmek için kaynak 5V ile sınırlandırıldı.
LED voltajını sınırlandırmak için bir LM7805 regülatörü kullandık.
JK Flip-Flop'un Pratik Gösterimi ve Çalışması:
J (Veri1), K (Veri2), R (Sıfırla), CLK (Saat) düğmeleri, JK flip-flopu için girişlerdir. İki LED Q ve Q ', flip-flopun çıkış durumlarını temsil eder. 9V pil, LM7805 voltaj regülatörüne giriş görevi görür. Bu nedenle, düzenlenmiş 5V çıkışı, IC'ye Vcc ve pin beslemesi olarak kullanılır. Böylece, D'deki farklı girişler için ilgili çıkış LED Q ve Q 'aracılığıyla görülebilir.
Pimler J, K, CLK normal olarak aşağı doğru çekilir ve iğne R çekilir. Bu nedenle, normal çalışma durumu olan R dışındaki tüm pinlerde varsayılan giriş durumu DÜŞÜK olacaktır. Dolayısıyla, doğruluk tablosuna göre başlangıç durumu yukarıda gösterildiği gibidir. Q = 1, Q '= 0. Kullanılan LED'ler 220Ohm direnç kullanılarak sınırlandırılmıştır.
Not: SAAT YÜKSEK - DÜŞÜK kenarı tetiklendiğinden, her iki giriş düğmesi de SAAT düğmesi bırakılana kadar basılı tutulmalıdır.
Aşağıda , IC MC74HC73A ile bir Breadboard devresi kullanarak JK Flip- Flop'un çeşitli durumlarını açıkladık. Bir tanıtım videosu da aşağıda verilmiştir:
Durum 1:
Saat - YÜKSEK; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Durum 1 girişleri için KIRMIZI led yanar ve Q 'YÜKSEK ve YEŞİL led Q'nun DÜŞÜK olduğunu gösterir. Çalışma doğruluk tablosu ile doğrulanabilir.
Not: R zaten yukarı çekilmiştir, bu nedenle 1 yapmak için düğmeye basmaya gerek yoktur.
Durum 2: Saat - YÜKSEK; J - 1; K - 0; R - 1; S - 1; Q '- 0
Durum 2 girişleri için YEŞİL led yanar ve Q'nun YÜKSEK olduğunu ve KIRMIZI led Q'nun DÜŞÜK olduğunu gösterir. Aynısı doğruluk tablosu ile doğrulanabilir.
Durum 3: Saat - YÜKSEK; J - 1; K - 1; R - 1; Q / Q '- İki durum arasında geçiş yap
Durum 3 girişleri için KIRMIZI ve YEŞİL ledler, her saat darbesi için alternatif olarak yanar (YÜKSEK - DÜŞÜK kenara) geçiş eylemini gösterir. Çıkış önceki durumdan başka bir duruma geçer ve bu işlem her saat darbesi için devam eder.
J = K = 1 olan ilk saat darbesi için
J = K = 1 olan ikinci saat darbesi için
Durum 4: Saat - DÜŞÜK; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Not: R zaten yukarı çekilmiştir, bu nedenle 0 yapmak için düğmeye basmamız gerekir.
Durum 4 çıkışı, giriş değişikliklerinin bu durumda etkilemediğini gösterir. Çıkış KIRMIZI ledi yanarak Q 'nun YÜKSEK olduğunu ve YEŞİL led Q'nun DÜŞÜK olduğunu gösterir. Bu durum stabildir ve bir sonraki saate kadar orada kalır ve giriş YÜKSEK darbe olarak RESET ile uygulanır.
Durum 5: Kalan durumlar, çıkışın önceki çıkış durumuna benzer olacağı Değişiklik yok durumlarıdır. Değişiklikler çıktı durumlarını etkilemez, yukarıdaki Doğruluk Tablosu ile doğrulayabilirsiniz.
Tam çalışma ve tüm durumlar aşağıdaki Videoda da gösterilmektedir .